如今的半导体布线通过制程的压缩，先进的工艺，支持更大尺寸的晶片，呈现出单芯片承载更多的功能的趋势。在数字电路方面尤其如此，其经济上的费用规模非常容易被控制：早期的CPU迅速扩张以致包含各种类型的I/O, 缓存，存储器等等。而其在模拟电路方面依然如此，比如“完全”12位D/A转换器就要求“真完全”DAC与输出缓冲器集成然后“真实完全”DAC与内置校准电压源集成。

最近在与一个主要线性IC商家的会议上，工程师们指出芯片规模封装(CSP)技术可能受到IC布线公理的困扰。

对于CSP，事实上封装就是模型本身，而且通过与更小规模级别的集成，几乎不会或没有明显的损害。在CSP中，有限功能，更小的IC将带来在尺寸，性能以及对市场的反应时间上相比于更大规模的具有独特的而美好的切入点。

只要在还没有全面的缺点之前，即在通过单功能芯片集成不大于将所有功能集于一身的单芯片时，在芯片上集成较少的功能会带来其他的好处。通过在在一块芯片上仅仅集成少量模块或功能代替将所有一切集成到一起，相对于去为了实现大量功能而需要做出折衷，商家可以选择对于模块功能已经最优化的工艺的独立制造技术。比如，你可以采用最优化的低噪声前端制造技术而采用另一种技术去实现音频通道的高电压输出驱动。

具有讽刺意味的是，今天，商家常常为了更好的将各异的半导体技术(如模拟，数字，精密，快速且稳定)与对单一功能模块的需求相匹配，常常将IC芯片集成于一块普通衬底上并将其称之为混成器件。今天，这种混成器件依然在电子世界的狭缝中有其自己的小生存环境，但是非常狭小。

为了更长远的利益，每块仅有少量功能的IC芯片的市场风险将会更小。更高集成度的器件通常着眼于特定市场，甚至是特定的客户，但在其他场合的应用价值会很小，但是更小的器件对于一个较大群体的客户会有较广的应用价值，他们将可以只挑选那些他们想获得的功能而放弃不需要的。

另外，随着IC功能性的提高商家的技术风险也随之增加。

伴随着技术车轮的前进，工程师常常需要对他们已经很好的实践了多年的设想重新进行评估。随着芯片规模封装技术的发展，对于系统分区中的每一块小功能IC，我们可能会“落在时代的后面”，

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。