摘要  从表面看，纳米技术正在不断发展，但发展成效距离其发展目标 — 取代CMOS技术还相差甚远。由于纳米技术的主要发展方向定位于支持而不是超越当前技术，因此CMOS正在演变为纳米技术的发展平台。

---

　　目前存在一种反常的现象，如果某一行业在先进技术领域的发展势头良好，“改变”就会成为他们尽量回避的致命观念。只有当半导体工程师发现所有其它方法都无法达到要求时，为了进入下一节点，也只允许进行一项主要的变化，这就是当前所谓的“颠覆性技术”(也称“改变”)。这种现象对于纳米技术引入半导体制造业的过程来说尤其相符。

　　东北大学(波士顿)NSF从事高速纳米制造的纳米科学和工程设计中心以及NSF微污染控制中心主管Ahmed Busnaina评论说：“半导体工业希望超越CMOS技术，但到目前为止并没有采取措施寻找替代技术。”“由IBM、TI、Intel、Micron、AMD和Freescale发起的，SIA下属的一个组织与NSF合作，通过SIA最近制定的纳电子研究创新计划，去年在学术界建立了纳电子研究计划基金。他们还资助建立了两个新的中心，并且还将宣布成立第三个中心。其中一个新建 中心位于美国加利福尼亚大学洛杉矶分校(UCLA)，另一个建立在奥尔巴尼(Albany)。”

　　大多数半导体公司计划使用碳纳米管制作晶体管，并确定了适当的发展目标。2020年之前这项研究可能会对当前技术有所帮助，但此后这种状况可能不会再持续下去。对于这一点应不足为奇，因为半导体工业很少能预料到10年以后的发展 — 即使国际半导体技术蓝图(ITRS)也只能预测到2020年。2020年以后将使用什么材料(纳米管、III-V族材料还是Si纳米线)是个未知数且不能确定。然而，ITRS放弃了一个领域(新兴器件的研究)，转向了CMOS基及CMOS之外的新技术，但没有对这些技术的发展路线作出明确指示。有的公司考虑使用硅纳米线代替纳米管。不像碳纳米管按照常规排列或生长在硅表面上，硅纳米线沿硅表面化学生长，并且可以在其表面组合成各种图形。如果能够把尺寸做小，就可以用来制作微小型晶体管。

　　这项技术还存在大量的问题。CMOS晶体管技术属于电荷电子学技术，因此随着尺寸的不断缩小，无法有效冷却工作器件。正在考虑使用非电荷电子学技术。Nantero使用的碳纳米管机械开关使用机械定位存储信息。通过电荷来打开或关闭开关，采用机械定位保存数据。三星和其它公司已制作出使用碳纳米管的机械开关，他们使碳纳米管从衬底纵向排列，通过电极驱动使它们闭合或断开。有一种日本电子机械硫化银开关，通过电流的传递产生化学反应形成碰撞，从而连接或断开接触。并不是所有的产品都采用电子机械技术；HP公司制作的分子电子开关也使用电荷激活开关。

　　由于无法预测哪种技术将取得成功，半导体行业密切注视纳米级科学和工程设计中心的动向，从而确定哪种新型开关可作为晶体管的替代品，它们的可靠性如何，它们的可制造性要求、成本、可等比缩小性、热特性及可获得性又是怎样的。只要CMOS一息尚存，半导体纳米技术就变得无所做为。只要器件制造商可以使器件不断缩小，就会避免使用昂贵的新技术。如果有必要使用特殊材料，如化合物，纳米技术也许可以起到帮助作用。

　　光刻也是个问题。目前小规模生产线采用30nm极紫外(EUV)光刻技术。从理论上讲，EUV可使特征尺寸下降到14 nm左右。然而，14nm之后使用什么材料就不清楚了。是否可以使用应变界面或自组装法实现小型结构？使用这些技术只能形成规则结构(一致的线、点等)，而不能形成某些电路设计所必须的不规则结构。在这一点上，纳米技术可以提供几种解决方案，特别是当半导体业的投资相对较小时更是如此。这就是为什么只有少数几个纳米技术中心完全投入纳电子领域的原因。即便如此，目前的半导体工业投资中心仍在投资CMOS及其扩展技术；而不是投资其替代技术。

　　就像已经证明的那样，半导体工业对纳米技术来说并不陌生，在一段时期内是指<100nm范畴的生产操作，但事情并不那么简单。奥尔巴尼大学的纳米级科学和工程设计学院的技术副校长James Ryan说：“实现颠覆性技术具有复杂性，即使仍在不断演变，纳米技术已经开始应用于纳电子工业。在这项技术全面实现之前需要进行广泛的研究和开发，以确保用于生产时可实现高良率和可靠性。”

　　纳米技术的发展受到各种挑战的推进 — <100 nm线的电阻率比本体材料显著增长，因而要求改进材料，提高工艺综合能力，并增强缺陷的控制能力。由于尺寸太小很容易出现问题，这就要求使用新的计量方法。另外还有小型特征尺寸的制作问题，这就促进了图形工具的发展以及对刻蚀、后序工艺和表面精度控制的精度要求的显著提高。

　　根据Ryan的观点，这种技术演变过程可能会延伸至22nm，这是目前大家认为超越传统方法的
分界线。他说：“IBM、AMD、TI、Micron Technology、Intel和Freescale正在资助纳米技术研究创新计划，对CMOS之外的器件领域进行研究。研究焦点放在了先进的非CMOS器件及其制造技术的研发方面。我们的工作致力于新型计算态变数器件及其制造方法学。”

　　事实上，渗透在各学科领域的纳米技术正在逐步实现。举例来说，纳米技术常用于制作涂料中的纳米粒子填充物。纳米技术的研究可以向新材料开发过程中的低k研究方面转变，从而制作结构性元件。此外，应学习如何控制多相材料，使用它们制作图形和器件，不论是简单材料，如多孔介质，还是旋涂在衬底上的材料，都能以自组装的形式形成图形。

 

　　重温摩尔定律

　　IMEC的纳米技术战略协调员Marc van Rossun认为纳米技术有两个范畴。“一个是自上而下的方法，另一个是自下而上的方法。”自上而下的方法就是我们熟悉的小型化方法。它是光学光刻、电子束光刻、X射线光刻和刻蚀技术。这些技术都得到很好的开发，它们的未来可以简单地推测出来。另一个自下而上的范畴，经历研发、原子和分子组装，且其发展轨迹不清晰。自上而下的方法已发展到了尽头，随着

特征尺寸的缩小，22nm节点之后还有多大的发展空间就不得而知了。

　　所有这些都要求对摩尔定律重新定义，其关注的焦点应从复杂性转变出来，并且加倍晶体管的数量，从而增强电路的功能性。即使ITRS也必须扩大范围；例如，蓝图中的某些部分对可接受的功耗水平产生了分歧。另一项需要考虑的是具有非逻辑功能的混合芯片的异质集成。这一部分发生变化的重要例证是从单核向多核结构的变化；随着这些变化在数据处理方面的应用，单纯的复杂性已不再是芯片的潜在决定因素。

　　虽然已对材料特性表征的基本要素有了充分的理解，但我们缺乏足够的纳米级控制能力。必须通过在极小量级下控制材料的形状，更有效地掌握材料的特性。这一点对于高k和低k材料，以及在不同环境下的栅材料同样适用。材料之间的相互作用在加工、特性表征和模拟过程中变得更加复杂。

　　由于许多方面不能直接观察到，模拟算法越来越远离实际。在模拟层和可观测参数层之间使用了更多的介质层。以前根据模型制作带有简单的可测量参数的半经验性模型就足够了。现在却出现了材料优化的瓶颈问题，因为在测量和建模过程之间没有足够的闭环反馈环路。

　　极端现实主义

　　Lucent Technologies公司认为纳米技术强大的发展势头在于能够实现较高的集成度，从而实现更强的功能性。根据公司技术骨干Don Tennant的观点，他们计划把大的镜像阵列与IC集成在一起，并开发适用的封装方法。Tennant说：“我们并不是推动IC本身的发展。有时我们使用宽松的政策。价值在于把传感器或镜像阵列与其它MEMS器件耦合在一起，从而制作封装系统。我们用ASIS(专用集成系统) — 一种片上系统(SOC)取代ASIC(专用集成电路)。如果认为纳米技术应包含传感器和MEMS器件，就可以使用这种方法。”

　　纳米技术可能会快速增长，这是因为传统的IC制造工具、制造能力和技巧对于大多数纳米技术来说都具有可用性。就好比一个晶体管不会引起关注，而数百万个晶体管可以实现强大功能的电路，如微处理器，Lucent的计划不只包含一个微镜，而是包含大量的镜像阵列(见图1)。TI公司的HDTV镜像阵列芯片就是一种带有集成MEMS的IC，它为消费类电子产品带来了重大变革。一种更加致密的空间光调制器正在通过DARPA的计划得以开发，它包括一个用于无掩模光刻的集成光学MEMS芯片。通过用可编程镜像阵列替代光掩模也足以证明发生了重大变革。对这种系统早先的低产能预测排除了其在逻辑和存储芯片批量生产中的应用，它是ASIC应用、原型设计、或不便于送到掩模车间的灵敏的军事应用极具吸引力的选择性技术。

　　当研究达到一定的水平，性能的线性增长使许多问题变得更加复杂，且参数容限缩小。工程师们在试图增强性能之前仍希望改进电路的结构。CMOS将在未来10年内失去优势的预测只停留在字面上。一些应用不需要使用90nm节点技术；当130nm甚至180nm技术仍具备较高的性价比且可以提供较好的参数容限，如热预算和电流驱动时，就会继续使用。然而，芯片级系统将是新型产品，因为它加入了更多的功能。

　　到2016年，电路的差别将逐步缩小；但仍依赖CMOS技术，也可能使用其它材料作为补充，实用有源开关领域也许会从硅向碳材料转变。但是基本衬底、互连、电容、所有的IC三维结构都不会放弃硅技术。

　　使用现有技术

　　主流公司，如应用材料公司认为它们已迈进纳米技术领域(见图2)。高级技术主管Nety Krishna 说：“如果你认为纳米技术基于尺寸或制作方法 — 不论使用自上而下还是自下而上的方法 — 我们在克服小尺寸和连续CMOS生长所带来的挑战的同时，仍在探索纳米技术的特性和优势。”

 

　　使用纳米技术是为了增强功能和性能。在栅介质中使用带有自组装氮(SiON)的栅叠层就是实例。器件制作商在栅介质中大约使用10个氮原子层。氮的加入方法、存在方式及其提供正确电流、阈值电压和漏电流的方法对于介质性能十分关键，

　　另一个需要考虑的范畴是超浅结，包括结深度和陡度，其中结陡度只有几个纳米，在45nm节点受120nm结深度的控制。如何把源、扩展区和注入层控制在10~30A之间十分关键；必须进行精心的设计。另一个实例是Intel展示了用于90nm节点的带有选择外延(SiGe)生长的应变沟道。这项技术正应用于65nm，且尝试向未来的更高节点演变。这就要求在顶部附加额外的层，从而进一步提高性能。晶格参数每变化0.01就会使驱动电流的性能提高50-100%。

　　有三个需要广泛考虑的范畴。第一个是沟道设计，需要做大量的工作以保证所获得的应变增益。毁灭性技术可能是使用锗，包括在沟道中或把锗作为沟道材料。然而，锗的使用量应该很少，且必须控制在这个水平上，这是个关键的纳米技术问题。第二个是界面设计。半导体工业已从厚膜向薄膜发展。目前需要考虑的只有

界面问题，它将推动性能的提高。界面设计对于栅叠层、互连和封装来说极其重要。使用湿法化学材料在帮助解决界面设计问题的过程中独具优势。

　　第三个范畴比较广泛：即新材料。特别应当考虑影响光致抗蚀剂的薄膜设计、低k、非易失性存储技术、多孔低k材料及封装等。对传统的非易失性存储器领域如何使用多晶硅要有新的考虑。晶粒非常小，有些栅有一个晶粒，有的有两个，这就引起了变化。当设计转向电荷陷阱器件，SiN可用作电荷陷获材料，但它只能算有名无实；由于本体陷阱的分布、表面陷阱的走势及本体陷阱的设计不同，生成的薄膜也有所不同，所以为保持特性应尽量使用本体材料。CMOS的未来与纳米工程材料相关。

　　光刻和纳米计量

　　Molecular Imprints公司研制的步进快闪式压印光刻等先进技术可使纳米级制造技术实现<50 nm的范畴。在基础图形区域，已展示了采用印刷和刻蚀技术使特征尺寸下降到25nm的能力。当前纳米级图形的制作能力使之能够用于光学、磁数据存储以及生物技术领域。例如，如果波长只有可见光波长的十分之一，就可以制作出允许对光子进行操纵的结构。虽然这项技术十分先进，但仍要求CMOS技术的进一步发展。

　　线宽当然是计量工作的主要推动力。FEI公司的全球市场和商业开发副总Matt Harris 说：“随着我们不断向新节点的发展，对分辨率要求也随之增大(见图3)。因而计量工具也从光学工具向SEM、S/TEM和最终的TEM工具转变。这种发展还将持续下去。”计量工作的另一项主要推动力是复杂性。随着芯片向多层发展，且特征变得更加复杂(更多地使用三维结构)，需要进行额外的横断面分析；还必须对特征进行侧面观察。根据横断面图形、自上而下的视图以及多个横断面的叠层，可以对finFET进行好的3D分析，例如，对栅厚度、深度和层厚度进行重要的观察点分析等。

　　随着线宽的下降，光刻的发展历程并不轻松，而且随着光刻尺寸的不断下降，还要经历更加艰苦的过程。KLA-Tencor公司的首席技术官(CTO)Lance Glasser说：“光刻技术在193nm出现了短时的停滞，所以工程师们转向了新材料、新结构或新型器件结构。”

　　因为新材料之间的相互交叉和相互作用始料未及，因而出现了一系列的技术障碍，且增加了集成难度，当然，每种新材料都要经过测试从而判断它们的特性。所以计量的必要性不仅因为尺寸小，还因为生长了重要的3D结构，且使用了新材料。

　　对于电子学的发展，我们不能太目光短浅。不能因为纳米技术没能在短时改进晶体管的性能而低估它的作用。纳米技术的实现需要一个长期的过程，但可以肯定的是，许多新型应用和行业将会不断涌现，它们以传统方式和不可预测的方式与硅存在无法分割的关系。当今许多单片工业都与硅技术密切相关，它们将变得更加多样化，且应用更加灵活

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。